# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-021058

(43) Date of publication of application: 02.02.1984

(51)Int.CI.

H01L 27/10 G11C 11/34 H01L 21/82 H01L 27/04

(21)Application number: 57-129959

(71)Applicant: NEC CORP

(22)Date of filing:

26.07.1982


(72)Inventor: YAMADA KOICHI


# (54) INTEGRATED CIRCUIT DEVICE

## (57)Abstract:

PURPOSE: To contrive the miniaturization and yield improvement of a one chip LSI by a method wherein an ROM and an RAM are formed in proximity resulting in common use for a part of a decoder, a selector, and a sense amplifier.

CONSTITUTION: The RAM10 and the ROM11 are connected to the common decoder 12 by a common word select line; it is not necessary to have separate RAM decoder and ROM decoder, therefore a decoder is sufficient for two decoders, and then miniturization is enabled thereby. The word select line 30 from the decoder 27 comes to the ROM26 and the RAM25 in common. While, the figure signal line 31 of the RAM is connected to an RAM selector 28 and an





RAM sense amplifier, and the figure signal line 31' of the ROM is connected to an ROM selector 28' and an ROM sense amplifier 29'. Therefore, at the time of the write and readout of an RAM25 for example, since the word select line 30 is common, but the figure signal line 31 is separated, the cell at the intersection between the selected figure signal line and the common word select line 30 drives.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### ⑩ 日本国特許庁 (JP)

①特許出願公開

## ⑩ 公開特許公報(A)

A 8122-5F

昭59—21058

例公開 昭和59年(1984)2月2日

| 50Int. Cl.³ |    |   |       |
|-------------|----|---|-------|
| Н           | 01 | L | 27/10 |
| G           | 11 | C | 11/34 |
| H           | 01 | L | 21/82 |
|             |    |   | 27/04 |

識別記号 庁内整理番号 6655---5 F 6549--5 B 6655--5 F

発明の数 1 審査請求 未請求

(全 3 頁)

#### 钞集積回路装置

20特

願 昭57-129959

**砂出** 願 昭57(1982)7月26日

炒発 明 者 山田宏一

東京都港区芝五丁目33番1号日

本電気株式会社内出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

饱代 理 人 弁理士 内原晋

### 明 細 書

### 1. 発明の名称

2.

- (1) 同一チャブ上にリードオンリメモリとランダムアクセスメモリを含む集積回路 医臓において、上記両メモリを接近して形成し、語選択又は桁選択等の周辺回路等の一部を共用させたことを特徴とする集積回路装置。
- (2) 何ーチャプ上にリードオンリメモリとランダムアクセスメモリを含む集積回路失敗において、上記両メモリを接近して形成し、該両メモリ共連に同じ語選択線を形成し、語選択デコーダを共用させたことを特徴とする特許語求の範囲第(1)項記載の集積回路失敗。
- (3) 同一チャブ上にリードオンリメモリとランダムアクセスメモリを含む集横回路 接慮において、 上記両メモリを接近して形成し、該両メモリ共 通に何じ怖信号線を形成し、セレクタ及びセン

スアンプを共用させたことを特徴とする特許請求の範囲第(1)項記載の集積回路接置

#### 3. 発明の詳細な説明

本発明は集積回路装置にかかり。 特に 1 チップ I.S.1 に適用し得る集積回路装置に関する。

従来、この種の1チップLSIにおいては歩留りを上げるなどの目的で、チップサイズを小さく
する努力を重ねてきた。しかし1チップ中に凡A
ランダム アクセス メモリ
M (Random Access Memory)、ROM

Read Unly Memory ) などを含む場合、第1凶 に示すように各々にデコーダ、セレクタ、センス アンブ即を持っている。凶にかいて1はRAM、2はRAMデコーダ、3はRAMセレクタ、4は RAMセンスアンブである。また5はROM、6はROMデコーダ、7はROMセレクタ、8はROMセンスアンブで個々に周辺回路を備え内部パス9に投税している。従ってこれらの周辺回路の LSIに占める面積は比較的に大きくなっている。そのためチャブサイズもその分だけ小さくならず

-1-

歩闰りを低下させる原因の1つとなっている。 ロース 大阪選択線により共通なデコーダ12に結ばれて 本発明は上記問題点に対処してなされたもので ROM, RAMを接近して形成しアコータ、躍立し クタ、センスアンプ等の一部を共用させることに より1チップLSIを小型化し歩留りの高いLS Iを提供するにある。

本発明の要旨は,同一チップ上にリードオンリ メモリとランダムアクセスメモリを含む集積回路 装置において、上配両メモリを接近して形成し、 語選択又は桁選択等の周辺回路等の一部を共用さ せたことを特徴とする集積回路段置にある。

なお共用する手段としては圧迫択線を共通に形 成するととにより鍛選択デコータを、また桁信号 般を共通に形成することによりセレクタ及びセン スアンプを共用させることができる。

以下本発明の一実施例につき図面を参照して脱 明する。第2凶は本発明の一奥施例による集積回 路隻崖の構成を示す脱明図である。図において、 10はRAM, 11はROM, 12はデコーダで ある。すなわち、RAMIOとRUMIIが共通

それに対しROMセル2Bの雑産込み、耽み出し にあたっては共通な簡選択線30と選択された桁信 母線31′の交点のセルが駆動することになり別 々にデコーダを備えた場合と開機に機能するとと、 

第3回は本発明の俳の奥伽例による無機回路装 雌の構成を示す説明図である。 図点 おいて 1.8 は ROM, 19はRAMで飼着は様に重ねられ下即 にキレクタ22、およびセンスアンズ23が誰か れROM18とRAM18は共通の桁信着線(図 示せずりにより共通の中レクタ 2.2 センスアンブ 23に接続されている。一方ROMズワーダ20 およびHAMデコーダは共通とされずそれぞれ語 避択額(図示せず)によりROMセエびRAMに 接続されている。ナダわち李寒梅例では桁伯号線 が共通に配置され、古レクタ。センスアンプが共 通に使用され従来2組であったものが1組となっ ており、1組分だけ小型化が促進されている。24 **は内部パタである。** (1948) いわゆきのも ペーチン 、なお第5四は第3四に示した本発明の俳の実施

おり第1図のように別々のRAMデコーダ。RO Mアコーダを持つ必要がなく二個のデコーダが一 個のデコーダで流むことになりその分だけ小型化

一方セレクタはRAMセレクタ13、ROMセ レクタ15は従来通りであり、センスアンプ部も RAMセンスアンプ14。ROMセンスアンプ16 も従来通りである。第4図は第2図に示した本発 明の一実施例の結線の詳細を示す説明図である。 凶においてデコーダ27からの鼯選択線30はR OM26およびRAM25に共通に入っている。 一方RAMの桁信号線3月はBAMセドクタ28。 RAMセンスアンプに接続され、RUMの桁信号 顧31′ はROMセレクタ28′、ROMセンス アンブ29′ 化接続されている。従って例えばB AMセル25の街き込み、読み出しにあたっては、 簡選択線30は共通であるが桁信号線31が別個 になっているので選択された桁倌号線と共通の腊 選択線30の交点のセルが駆動することになる。

例の結離の詳細を示す説明図である。図において 1 組の共通使用のセレクタ35,センスアンプ部 36から出た桁信号線38は共通線としてRAM セル33に接しその延長がROMセル32に結ば れている。一方ROMデコーダ34とRAMデコ ーダ34′からは暗選択線37および37′が別 々作RのMセル3.2およびRAMセル33に結ば ミれている。。従ってでの場合は書き込み腕み出しに あたっては共通な桁信号線3.8と個別に設けられ たROM語選択線 3.7. および見るM語選択線 371 。の交点としてROMセルギェびRAMセルを駆動 - させるなどが出来る。まなわち共通な1組のセレ - クタ・センスアンブによりそれぞれが別個に備え た場合と同様に機能することができ、 結果として 、1組のセレクタ、センスアンブ部の面積だは集積 回路装置を小型化することができる。

以上説明したように本発明によればROM。R - ^ A.M.を表示が7内に含む集積回路装置のチップサ イズを小さくすることができいその結果英国の高 い集積回路装置を得ることができる。。

#### 4. 図面の簡単な説明

第1 図は従来の集積回路装置の構成脱明図、第2 図は本発明の一実施例による無積回路装置の構成脱明図、第3 図は本発明の他の実施例による集積回路装置の構成脱明図、第4 図は第2 図の本発明の一実施例の詳細結線説明図、第5 図は第3 図の本発明の他の実施例の詳細結線説明図である。

代職人 非理士 內 原



